Etude et Modélisation d’un Transistor Multi-grilles sans jonctions
Des informations générales:
Le niveau |
Doctorat |
Titre |
Etude et Modélisation d’un Transistor Multi-grilles sans jonctions |
SPECIALITE |
Microélectronique |
Page de garde:
Sommaire:
Introduction générale
Chapitre I: Tansistor MOSFET
I.1 Introduction
1.2 Enjeux et dilemme de la miniaturisation.
1.3 Généralités sur les transistors MOSFET
1.3.1 Régimes de fonctionnement du transistor MOSFET
1.3.2 Caractéristique électrique idéale du transistor MOSFET.
1.4 Les phénomènes parasites dans les transistors MOSFET.
I.4.1 Les effets canaux courts
I.4.1.1 Vitesse de saturation
I.4.1.2 Effet de réduction de la barrière de potentiel induit par le drain (DIBL)
I.4.2 Les effets quantiques.
1.5.1 I.5.1.1 Transistor MOSFET SOI
Défauts dans les matériaux SOI
I.5.1.2 Avantages fondamentaux du SOI
1.5.2 Grille métallique
1.5.3 Transistor à base d’architecture non-planaire
1.6 Conclusion
Chapitre II: Transistor sans jonction JLT-MOSFET
II. 1 Introduction
II.2 Description du transistor sans jonction JLT-MOSFET
II.3 Mécanisme de conduction du transistor sans jonction
II.3.1 Déplétion totale
II.3.2 Déplétion partielle.
II.3.3 Condition de bande plate
II.3.4 Accumulation
II.4 Différentes architectures du transistor MOSFET sans jonction
II.4.1 JLFET multi-grille.
II.4.1.1 Structure du transistor sans jonction JLT MOSFET .
II.4.1.2 Caractéristique de transfert des JLT-MOSFETs.
II.4.1.3 Principe de fonctionnement.
II.4.2 JLFET planaire
II.4.2.1 Structure du JLTFET planaire
II.4.2.2 Caractéristique de transfert
II.4.2.3 Principe de fonctionnement.
II.4.3 Bulk FinFET JL-MOSFET
II.4.4 Nanofil JLFET
II.5 Avantages et limites des transistors sans jonction. 11.6
Conclusion
Chapitre III: Modélisation du transistor sans jonction
III.1 Introduction
III.2 Modélisation en potentielle de surface des JLFETs
III.3 Modélisation de transistor MOSFET double grille sans jonction
III.3.1 Approximation de déplétion de “Crude”.
III.3.2 Approche basé sur le potentiel de surface
III.3.2.1 DGJLFET en mode d’accumulation
III.3.2.2 DGJLFET en mode partiellement déplété.
III.3.2.3 DGJLFET en mode de déplétion totale (sous-seuil).
III.3.3 Approche basée sur la charge:
III.3.4 Modélisation du courant de drain
III.3.5 Modélisation de DGJLFET à canal court
III.4 Conclusion
Chapitre IV: Résultats et interpretations
IV.1 Introduction
IV.2 Présentation du logiciel SILVACO TCAD
IV.2.1 Présentation du paquet des programmes SILVACO.
IV.2.1.1 Les outils de simulation
IV.2.1.2 Les outils interactifs.
IV.2.2 Présentation d’ATLAS.
IV.2.2.1 Entrées et sorties d’ATLAS.
IV.2.2.2 Commandes dans un programme ATLAS.
IV.3 Structure du transistor GAA sans jonction simulée.
IV.4 Simulation et discussion
IV.4.1 Structure de Bande dans un transistor GAA sans jonction
IV.4.1.1. Déplétion totale
IV.4.1.2. Déplétion partielle.
IV.4.1.3. Condition de bande plate.
IV.4.1.4. Accumulation
IV.4.2 Caractéristique électrique du transistor GAA sans jonction
IV.4.2.1. Caractéristique de sortie et de transfert.
a) Tension de seuil (VTh: Threshold voltage).
b) Abaissement de la barrière de potentiel induite par le drain(DIBL: Drain-induced-barrier-lowering).
c) Sub-threshold slope (SS).
d) ION, IOF et le rapport ION/IOFF.
IV.4.3 Variation des paramètres technologiques de la structure
IV.4.3.1 Variation de la concentration des dopants
IV.4.3.2 Variation de la longueur de la grille
IV.4.3.3 Variation de l’épaisseur de l’oxyde
IV.4.3.4 Variation de la hauteur du film de silicium
IV.4.3.5 Variation de la largeur du film de silicium.
IV.4.3.6 Etude comparative entre Si-JLT GAA et Ge-JLT GAA.
IV.5 Conclusion
CONCLUSION GÉNÉRALE.
Bibliographie
Chapitre I: Tansistor MOSFET
I.1 Introduction
1.2 Enjeux et dilemme de la miniaturisation.
1.3 Généralités sur les transistors MOSFET
1.3.1 Régimes de fonctionnement du transistor MOSFET
1.3.2 Caractéristique électrique idéale du transistor MOSFET.
1.4 Les phénomènes parasites dans les transistors MOSFET.
I.4.1 Les effets canaux courts
I.4.1.1 Vitesse de saturation
I.4.1.2 Effet de réduction de la barrière de potentiel induit par le drain (DIBL)
I.4.2 Les effets quantiques.
1.5.1 I.5.1.1 Transistor MOSFET SOI
Défauts dans les matériaux SOI
I.5.1.2 Avantages fondamentaux du SOI
1.5.2 Grille métallique
1.5.3 Transistor à base d’architecture non-planaire
1.6 Conclusion
Chapitre II: Transistor sans jonction JLT-MOSFET
II. 1 Introduction
II.2 Description du transistor sans jonction JLT-MOSFET
II.3 Mécanisme de conduction du transistor sans jonction
II.3.1 Déplétion totale
II.3.2 Déplétion partielle.
II.3.3 Condition de bande plate
II.3.4 Accumulation
II.4 Différentes architectures du transistor MOSFET sans jonction
II.4.1 JLFET multi-grille.
II.4.1.1 Structure du transistor sans jonction JLT MOSFET .
II.4.1.2 Caractéristique de transfert des JLT-MOSFETs.
II.4.1.3 Principe de fonctionnement.
II.4.2 JLFET planaire
II.4.2.1 Structure du JLTFET planaire
II.4.2.2 Caractéristique de transfert
II.4.2.3 Principe de fonctionnement.
II.4.3 Bulk FinFET JL-MOSFET
II.4.4 Nanofil JLFET
II.5 Avantages et limites des transistors sans jonction. 11.6
Conclusion
Chapitre III: Modélisation du transistor sans jonction
III.1 Introduction
III.2 Modélisation en potentielle de surface des JLFETs
III.3 Modélisation de transistor MOSFET double grille sans jonction
III.3.1 Approximation de déplétion de “Crude”.
III.3.2 Approche basé sur le potentiel de surface
III.3.2.1 DGJLFET en mode d’accumulation
III.3.2.2 DGJLFET en mode partiellement déplété.
III.3.2.3 DGJLFET en mode de déplétion totale (sous-seuil).
III.3.3 Approche basée sur la charge:
III.3.4 Modélisation du courant de drain
III.3.5 Modélisation de DGJLFET à canal court
III.4 Conclusion
Chapitre IV: Résultats et interpretations
IV.1 Introduction
IV.2 Présentation du logiciel SILVACO TCAD
IV.2.1 Présentation du paquet des programmes SILVACO.
IV.2.1.1 Les outils de simulation
IV.2.1.2 Les outils interactifs.
IV.2.2 Présentation d’ATLAS.
IV.2.2.1 Entrées et sorties d’ATLAS.
IV.2.2.2 Commandes dans un programme ATLAS.
IV.3 Structure du transistor GAA sans jonction simulée.
IV.4 Simulation et discussion
IV.4.1 Structure de Bande dans un transistor GAA sans jonction
IV.4.1.1. Déplétion totale
IV.4.1.2. Déplétion partielle.
IV.4.1.3. Condition de bande plate.
IV.4.1.4. Accumulation
IV.4.2 Caractéristique électrique du transistor GAA sans jonction
IV.4.2.1. Caractéristique de sortie et de transfert.
a) Tension de seuil (VTh: Threshold voltage).
b) Abaissement de la barrière de potentiel induite par le drain(DIBL: Drain-induced-barrier-lowering).
c) Sub-threshold slope (SS).
d) ION, IOF et le rapport ION/IOFF.
IV.4.3 Variation des paramètres technologiques de la structure
IV.4.3.1 Variation de la concentration des dopants
IV.4.3.2 Variation de la longueur de la grille
IV.4.3.3 Variation de l’épaisseur de l’oxyde
IV.4.3.4 Variation de la hauteur du film de silicium
IV.4.3.5 Variation de la largeur du film de silicium.
IV.4.3.6 Etude comparative entre Si-JLT GAA et Ge-JLT GAA.
IV.5 Conclusion
CONCLUSION GÉNÉRALE.
Bibliographie
Télécharger:
Pour plus de
sources et références universitaires
(mémoires, thèses et articles
), consultez notre site principal.